⑩日本国特許庁(JP)

⑩特許出願公開

⑫公開特許公報(A)

平4-68561

filnt.Cl. 5

識別記号

庁内整理番号

❷公開 平成4年(1992)3月4日

H 01 L 25/00 27/04

B 7638-4M G 7514-4M

審査請求 未請求 請求項の数 1 (全3頁)

半導体記憶装置

②特 願 平2-182289

俊

20出 願 平2(1990)7月9日

個発 明 者

本

L C (1990) 1 14 9 E

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

勿出 願 人

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

個代 理 人

弁理士 青山

外1名

明 相 自

1. 発明の名称

半導体記憶装置

2. 特許請求の範囲

(1) 外部から単一電圧が印加され、チップ内 に内部電源電圧発生回路を有する | チップ半導体 記憶装置において、

上紀内部電源電圧発生回路が発生する内部発生 電圧をチップ外に取り出すためのパッドを設ける と共に、上記半導体記憶装置のリード端子上にコ ンデンサを設け、このコンデンサを上記パッドと グランドとの間に接続したことを特徴とする半導 体記憶装置。

3. 発明の詳細な説明

【産業上の利用分野】

本発明は、チップ内に内部電源電圧発生回路を 育する1チップ半導体記憶装置に関する。

【従来の技術】

従来の半導体記憶装置においては、内部発生の電源はLSI内に数!0~数!00pF程度のわ

ずかな容量のコンデンサを内蔵しているだけで、 負荷変動に対する安定化についてチップサイズの 制限上、特に対策は行われていない。そのため、 内部発生電源は負荷変動による電圧変動が生じて も問題の無い回路に用いるように配慮されていた。 負荷変動により大きな電圧変動がそのチップの特 性に悪影響のある場合は、別の電源を外部から印 加するか、もしくはチップサイズを犠牲にして内 顧容動の増加を行っている。

ところで、半導体記憶装置は世代交代が進むにったて厳細加工技術が進歩し、内部回路のサイズが小さくなっている。このため、内部回路の配配の低下が進行している。したがって、内の協の動作電圧を小さくすることが要望されているが、他の回路とのインターフェイス等の間により、上記内部回路に印加する外部電圧は炭平通の動作電圧発生回路を設けて、内部回路に変更により、ところが、半導体記憶装置は動作電流が大きいので、小さな内部発生

電圧の負荷変動に対する電圧降下を小さくしようとすると、大きな内蔵容量が必要となり、そのためチップサイズを大きくする壁の大容量のコンデンサを内蔵するか、あるいは、コンデンサの容量を小さくして、多少の電圧降下を許容するかの選択を迫られることとなる。

【発明が解決しようとする課題】

そこで、本発明の目的は、チップのサイズを大きくすることなしに、負荷変動に対する内部電源 電圧の電圧変動を小さくでき、誤動作を抑えるこ とのできる半導体記憶装置を提供することにある。 【課題を解決するための手段】

上記目的を達成するために、本発明の半導体記憶装置は、外部から単一電圧が印加され、チップ内に内部電源電圧発生回路を育する 1 チップ半導体記憶装置において、上記内部電源電圧発生回路が発生する内部発生電圧をチップ外に取り出すためのパッドを設けると共に、上記半導体記憶装置のリード端子上にコンデンサを設け、このコンデンサを上記パッドとグランドとの間に接続したこ

2は、第2図に示すように、内部電源電圧発生回 路としてのVBB発生回路7と、VDD発生回路8を 備えている。上記VBB発生回路7およびVDD発生 回路8は、夫々LSIチップ2の外部から電圧V CCを印加され、上記LSIチップ2の内部電源電 圧としての内部VBB電圧および内部VDD電圧を築 生する。また、上記LSIチップ2には、上記V BB発生回路でに継ながるパッド10と上記VDD発 生回路 8 に舳ながるパッド11を設けている。上 記パッド10、11は夫々リード編子3,4に接 続している。したがって、上記チップコンデンサ C,は、一端をリード端子3を介してパッドIO に接続し、他端をグランド端子 1 3 を介してグラ ンドに接続している。また、上紀チップコンデン サCaは、一端をリード端子4を介してパッド! 1 に接続し、他端をグランド端子14を介してグ ランドに接続している。

上記機成の半導体記憶装置は、上記VBB発生回路7またはVDD発生回路8に結ながる図示しない外部負荷が変動した場合に、上記チップコンデ

とを特徴としている。

【作用】

リード端子上にコンデンサを扱けているので、 チップのサイズを大きくする必要はない。このコンデンサはパッドとグランドとの間に接続している。上記パッドは、内部電源電圧発生回路に継ながっている。したがって、上記コンデンサは、上記内部電源電圧発生回路に離ながる外部負荷が変動した場合に、内部電源電圧発生回路が発生する内部電源電圧の変動を小さく抑える。

【実施例】

以下、本発明を図示の実施例により詳細に説明 する。

第1図は、この実施例の半導体記憶装置の平面図、第2図は上記半導体記憶装置の回路図である。 第1図において、1はパッケージ、2はLSIチップ、5は対止樹脂である。チップコンデンサC。 をリード端子3およびグランド端子13上に投け、チップコンデンサC。をリード端子4およびグランド端子17コンデンサC。をリード端子4およびグランド端子14上に投けている。上記LSIチップ

ンサC・またはチップコンデンサC・が、VBB発生 回路7が発生する内部電源電圧としての内部VBB 電圧またはVDD発生回路8が発生する内部電源電圧としての内部VDD電圧の変動を小さく抑える。すなわち、外部負荷の変動に対する内部電源電圧の変動を小さく抑えることができ、劇動作を抑える事ができる。また、上紀チップコンデンサC・には大々、上記リード端子3・4 むよびグランド端子13・14の上に扱けてむり、上記しSIチップ2の内部に投けていないので、上記コンデンサC・・C・を扱けることによって、上記しSIチップ2のサイズを大きくする必要はない。

【発明の効果】

以上の説明より明らかなように、本発明の半導体記憶装置は、リード端子上にコンデンサを設けているので、チップのサイズを大きくする必要はない。さらに、このコンデンサを内部電源電圧発生回路に魅ながるパッドとグランドとの間に接続しているので、上記コンデンサは、上記内部電源電圧発生回路に魅ながる外部負荷が変動したとき

特閒平4-68561 (8)

4. 図面の簡単な説明

第1図は本発明の一実施例の半導体記憶装置の 平面図、第2図は上記実施例の回路図である。


1…パッケージ、2…LSIチップ、

3,4…リード端子、5…封止樹脂、

7 ··· V BB発生回路、 8 ··· V DD発生回路、

10.11 ... Ky F.

特 許 出 願 人 シャープ 株式会社 代 理 人 弁理士 青山 葆 ほか1名



第 2 図

